CPO 光電測試，
逐步看清楚。

Wafer 到 CPO 的測試插入點、熱管理、光電對位與測試成本。四站用作本教材的製程框架，不視為通用強制規範。

被動、主動 PIC 的 DC／RF／光電量測，以及高度、偏振、污染、reference wafer 對重複性的影響。

光柵與端面耦合、wafer trench、光纖陣列、自動校正與多溫探測。平台能力不等於每顆 die 必測項目。

E/O 與 O/E 頻率響應、reference plane、RF 探針／光路校正與 de-embedding。

垂直 PIC／EIC 堆疊的上電下光方案：slotted chuck、下側 FAU 與六軸對位。是特定配置。

同側光電探測的對照方案；不能由此推論所有 hybrid-bonded 架構都可改為單面。

KGD、post-bond 新增缺陷、可測性、DFT 與熱機械效應。

Die-to-wafer 可以選擇 KGD；Cu／介電層 hybrid bonding。展示的 pitch 不當成此教材模型尺寸。

原廠對 O/O 缺陷定位、高光譜與損耗分布的功能說明；不能替代高速眼圖或 BER 合格判定。

高功率 CW 光應力、偏振控制與功率監測。設備輸出上限不是 PIC 安全工作功率或通用老化條件。

雙面 OE die-level test、receptacle 自動耦合與 DC 至 full data-rate RF。描述原廠設備配置，不代表所有 OE 使用相同探測方向。

OMAouter、outer ER、TDECQ 與聯合判讀。圖樣、reference receiver、頻寬與限值依適用 IEEE clause；不泛用單一速率的門檻。

校準受壓光訊號後量 BER；jitter、ISI、noise 與功率會交互影響。Stressed 與 unstressed sensitivity 必須標示量測條件。

特定 3.2T 架構的光電機熱介面、ELS 測試平面、供電順序與 host FEC。不是所有 CPO 架構、DSP 或 FEC 位置的通則。

FEC symbol／codeword、burst error、skew、crosstalk 及 jitter tolerance。PAM4 symbol 與 FEC symbol 不可混用，平均 BER 不足以描述錯誤分布。

熱控、封裝監測、韌體診斷及電／光／機械整體驗證。官方案例結果僅代表該受測平台與條件，不外推為全部 CPO 的可靠度。

二項分布信賴界限。零錯誤計算器使用大樣本近似 −ln(0.05)/N，並要求獨立、固定機率與實際比對位元數。

控制 tip–sample force 可保護樣品；不能把所有 AFM 模式一概稱為必然傷害表面，或保證完全無損。

第 2 頁分別描述表面 SEM 與截面／lift-out 製備。SEM 不必然需要破片，但電子束與其他製備仍可能影響樣品。